JEDEC publica el estándar de memoria de alto ancho de banda HBM3: velocidad de datos de hasta 6,4 Gb/s, ancho de banda de 819 GB/s, 16 pilas altas y capacidades de 64 GB por pila

JEDEC acaba de publicado el estándar de memoria de alto ancho de banda HBM3 que ofrece una mejora increíble sobre los estándares HBM2 y HBM2e existentes.

JEDEC HBM3 publicado: hasta 819 GB/s de ancho de banda, el doble de canales, pilas de 16 Hi con capacidades de hasta 64 GB por pila

Comunicado de prensa: JEDEC Solid State Technology Association, líder mundial en el desarrollo de estándares para la industria microelectrónica, anunció hoy la publicación de la próxima versión de su estándar DRAM de memoria de alto ancho de banda (HBM): JESD238 HBM3, disponible para descargar desde Sitio web de JEDEC. HBM3 es un enfoque innovador para aumentar la tasa de procesamiento de datos que se utiliza en aplicaciones donde un mayor ancho de banda, un menor consumo de energía y la capacidad por área son esenciales para el éxito de una solución en el mercado, incluido el procesamiento de gráficos y la informática y los servidores de alto rendimiento.

Los atributos clave del nuevo HBM3 incluyen:

  • Extendiendo la arquitectura probada de HBM2 hacia un ancho de banda aún mayor, duplicando la velocidad de datos por pin de la generación HBM2 y definiendo velocidades de datos de hasta 6,4 Gb/s, equivalente a 819 GB/s por dispositivo
  • Duplicar el número de canales independientes de 8 (HBM2) a 16; con dos pseudo canales por canal, HBM3 soporta virtualmente 32 canales
  • Admite pilas TSV de 4, 8 y 12 alturas con provisión para una futura extensión a una pila TSV de 16 alturas
  • Permitiendo una amplia gama de densidades basadas en 8 Gb a 32 Gb por capa de memoria, abarcando densidades de dispositivos de 4 GB (8 Gb 4 de alto) a 64 GB (32 Gb de 16 alto); Se espera que los dispositivos HBM3 de primera generación se basen en una capa de memoria de 16 Gb
  • Abordando la necesidad del mercado de RAS de alto nivel de plataforma (confiabilidad, disponibilidad, capacidad de servicio), HBM3 presenta ECC sólido basado en símbolos, así como informes de errores en tiempo real y transparencia.
  • Eficiencia energética mejorada mediante el uso de señalización de oscilación baja (0,4 V) en la interfaz del host y un voltaje operativo más bajo (1,1 V)

“Con sus atributos mejorados de rendimiento y confiabilidad, HBM3 habilitará nuevas aplicaciones que requieren un enorme ancho de banda y capacidad de memoria”, dijo Barry Wagner, director de marketing técnico de NVIDIA y presidente del subcomité JEDEC HBM.

Apoyo a la industria

“HBM3 permitirá a la industria alcanzar umbrales de rendimiento aún más altos con una confiabilidad mejorada y un menor consumo de energía”, dijo Mark Montierth, vicepresidente y gerente general de memoria y redes de alto rendimiento en Micrón. “Al colaborar con los miembros de JEDEC para desarrollar esta especificación, aprovechamos la larga historia de Micron en la entrega de soluciones avanzadas de apilamiento y empaquetado de memoria para optimizar las plataformas informáticas líderes en el mercado”.

“Con los continuos avances en las aplicaciones de HPC e IA, las demandas de un mayor rendimiento y una mejor eficiencia energética han crecido más que nunca. Con la versión actual del estándar HBM3 JEDEC, SK Hynix se complace en poder proporcionar una memoria a nuestros clientes que tienen el mayor ancho de banda y la mejor eficiencia energética existente en la actualidad con mayor solidez a través de la adopción de un esquema ECC mejorado. SK Hynix se enorgullece de ser parte de JEDEC y, por lo tanto, está entusiasmado de poder continuar construyendo un sólido ecosistema de HBM junto con nuestros socios de la industria, y de brindar valores ESG y TCO a nuestros clientes”, dijo Uksong Kang, Vicepresidente. Presidente de planificación de productos DRAM en SK Hynix.

sinopsis ha sido un colaborador activo de JEDEC durante más de una década, ayudando a impulsar el desarrollo y la adopción de las interfaces de memoria más avanzadas como HBM3, DDR5 y LPDDR5 para una variedad de aplicaciones emergentes”, dijo John Koeter, vicepresidente sénior de marketing y estrategia. para IP en Synopsys. “Las soluciones IP y de verificación Synopsys HBM3, ya adoptadas por los principales clientes, aceleran la integración de esta nueva interfaz en los SoC de alto rendimiento y permiten el desarrollo de diseños de sistema en paquete de matriz múltiple con el máximo ancho de banda de memoria y eficiencia energética”.

Actualizaciones de tecnología de memoria GPU

Nombre de la tarjeta gráfica Tecnología de memoria Velocidad de memoria Bus de memoria ancho de banda de memoria Liberar
AMD Radeon R9 Furia X HBM1 1,0 Gbps 4096 bits 512 GB/s 2015
nvidia gtx 1080 GDDR5X 10,0 Gb/s 256 bits 320 GB/s 2016
NVIDIA Tesla P100 HBM2 1,4 Gbps 4096 bits 720 GB/s 2016
NVIDIA Titán Xp GDDR5X 11,4 Gbps 384 bits 547 GB/s 2017
AMD RX Vega 64 HBM2 1,9 Gbps 2048 bits 483 GB/s 2017
NVIDIA Titán V HBM2 1,7 Gbps 3072 bits 652 GB/s 2017
NVIDIA Tesla V100 HBM2 1,7 Gbps 4096 bits 901 GB/s 2017
NVIDIA RTX 2080 Ti GDDR6 14,0 Gb/s 384 bits 672 GB/s 2018
AMD instinto MI100 HBM2 2,4 Gbps 4096 bits 1229 GB/s 2020
NVIDIA A100 80GB HBM2e 3,2 Gb/s 5120 bits 2039 GB/s 2020
NVIDIA® RTX 3090 GDDR6X 19,5 Gbps 384 bits 936,2 GB/s 2020
AMD instinto MI200 HBM2e 3,2 Gb/s 8192 bits 3200 GB/s 2021
NVIDIA RTX 3090 Ti GDDR6X 21,0 Gbps 384 bits 1008 GB/s 2022


Leave a Comment